在高速PCB設計中不要跨越地平面間隙

在高速PCB設計中不要跨越地平面間隙:

確保這些走線都沒有穿過地平面間隙
我經常瀏覽電子產品和 PCB 論壇，我看到一遍又一遍地問同樣的問題：為什么我不應該在地平面的裂口上布線？從制造商到剛剛涉足高速PCB設計的專業設計師，每個人都會問這個問題。對于專業的信號完整性工程師來說，答案應該是顯而易見的。
無論您是長期從事 PCB 布局的工程師還是臨時設計師，了解這個問題的答案都會有所幫助。答案總是被框定為始終/從不聲明。我通常不喜歡對 PCB設計問題給出絕對的答案，但在這種情況下，答案很明確：切勿將信號路由到地平面的間隙上。讓我們進一步深入研究，了解為什么不應該在地平面的間隙上布線。
地平面間隙：低速和高速PCB設計
回答這個問題需要考慮信號在直流、低速和高速下的表現。這是因為每種類型的信號都會在該參考平面中產生不同的返回路徑。您的信號所遵循的返回路徑將對電路板內產生的 EMI 以及特定電路對 EMI 的敏感性產生一些重要影響。
如果您了解 PCB 中的返回電流是如何形成的，那么就很容易了解它如何影響 EMI 和信號完整性。這就是為什么它很重要——它與接地平面間隙上的布線有關。電路板中的返回電流形成的回路決定了兩個重要的行為：
EMI 敏感性。電路中的電源和返回電流產生的環路決定了電路板對 EMI 的敏感性。具有大電流回路的電路將具有更大的寄生電感，使其更容易受到輻射 EMI 的影響。
開關信號振鈴。當信號在電平之間切換時，電路中的寄生電感決定了電路中瞬態響應所經歷的阻尼水平。當與電路中的寄生電容一起使用時，這兩個量決定了瞬態響應的固有頻率和阻尼振蕩頻率。
讓我們詳細看一下直流、低速和高速信號：
直流電壓/電流
當電路板使用直流電源運行時，不會直接在信號走線下方產生返回電流；它將沿著一條直線回到供應返回點。這意味著您基本上無法控制返回路徑，并且由于寄生電感較大，電路板可能容易受到 EMI 的影響。有人會認為，因為電源沒有切換，所以不會有瞬態振蕩，因此微帶線走線是否穿過地平面間隙也沒有關系。雖然沒有振蕩，但仍然存在 EMI 敏感性問題。您應該盡量保持直流回路電感盡可能低，避免通過接地層間隙布線是減少回路電感的最佳方法。
低速信號
就像直流信號一樣，返回路徑決定了電路的環路電感，它決定了瞬態響應中的EMI 敏感性和阻尼。如果環路電感較大，阻尼率將較低，就像 DC 信號的情況一樣，通過接地層間隙布線會增加環路電感，從而影響信號完整性、電源完整性和 EMI。
不幸的是，低速信號已成為歷史，每塊使用 TTL 和更快邏輯的電路板都將表現為高速電路。對于低速信號（通常為 10 ns 的上升時間或更慢），特定電路中的振鈴幅度通常足夠低，以至于不會被注意到。因此，只要信號不通過地平面間隙路由，環路電感通常就足夠低以防止強烈振鈴、EMI 敏感性和相關的電源完整性問題。
高速信號
如果我采用設計為低速運行的電路板，并使用高速信號運行它，對于給定的電路環路電感，振鈴幅度將更大。同樣，這說明需要保持電路板中的環路電感盡可能小。目標是提供盡可能多的阻尼，以減少給定互連中的振鈴幅度。同樣，通過接地平面間隙布線將避免增加環路電感。此外，接地平面應放置在承載高速電路的信號層下方，以確保整個互連中的環路電感盡可能低。

通過接地層間隙路由的信號的示例返回路徑。
另一種查看接地層間隙的方法是阻抗不連續性。如果信號通過接地平面間隙路由，間隙上方區域的阻抗將大于互連其余部分的阻抗。除了上述加劇的振鈴問題外，這還會導致信號反射。
了解有關地平面間隙上高速信號傳輸的更多信息。
上面提到的關于數字信號的一切都同樣適用于模擬信號。上面提到的瞬態信號問題與電源完整性問題有關，尤其是在使用高柵極/引腳數組件的電路板中。層堆棧應專門設計為支持快于 TTL 的組件（見下文）。
電源軌和地平面間隙
請注意，我們已經從信號完整性的角度研究了這一點，但同樣的想法也適用于電源完整性。正如微帶線走線不應穿過地平面間隙一樣，您也應該避免在地平面間隙上方的表面層上布線電源軌。如果您為數字 IC 提供直流電源，當 IC 在 ON 和 OFF 狀態之間切換時，它會從電源汲取一些電流。這將在電源軌上產生電壓紋波。
電源電壓中的這種特殊瞬態響應表現為阻尼振蕩。其幅度與 PDN的阻抗成正比，與 PDN 中的阻尼水平成反比。就像阻尼與標準 PCB 互連中的環路電感成反比一樣，這同樣適用于 PDN 中的瞬態響應。這意味著如果保持較小的環路電感，則可以抑制電源軌上的瞬態響應。做到這一點的最佳方法是將接地平面放置在與電源平面直接相鄰的層上，并避免在任何接地平面間隙上布線任何電源軌。
如果您使用的是兩層電路板并且沒有空間放置接地層，則應仔細規劃電路板中的返回路徑，以保持較小的環路電感。一種選擇是在頂層和底層使用網格布置的接地區域，并通過過孔將它們連接起來。但是，如果您正在處理高速信號（TTL 和更快），由于PDN 中的電容不足，您會在電源軌上看到較大的電壓波動。這是高速電路板中電源和地平面放置在相鄰層上，而地平面直接放置在信號/元件層下方的主要原因。

Altium Designer ®中強大的PCB設計和分析工具建立在統一的規則驅動設計引擎之上，允許您在創建布局時檢查電路板的性能。您還將擁有一套完整的工具，用于分析信號完整性并為您的制造商準備可交付成果。

豐樂壹博專業PCB設計、PCB Layout、PCBA一站式生產。

標簽：高速PCB設計 PCB設計

上一新聞：您應該知道的8個PCB設計和布局技巧

下一新聞：HDI PCB設計中的阻抗匹配

熱門產品

在高速PCB設計中不要跨越地平面間隙